AMD下代Zen6 CPU大变化！转向全新D2D互连：能效提早双奔腾

[db:作者]

快科技9月29日消息，据报道，AMD鄙人一代Zen 6处置器上计划引入全新的D2D互连技术，以取代现有的SERDES，今朝这一技术变化已经在Strix Halo APU上初现眉目。
AMD自Zen 2以来一向相沿SERDES PHY技术来实现CCD芯粒间的互连，但随着技术的进步和需求的增加，现有的互连方式已经逐步显得力有未逮。
SERDES代表串行器/解串器，首要用于未来自各个CCD的并行流量转换为串行比特流，并在芯片之间传输，随后解串器将串行数据流转换。

这就出现了两个弱点：串行化息争串行化进程需要能耗用于时钟规复、平衡以及编码/解码；其次，数据流的转换增加了芯片间通讯的提早，这也是现有技术的一个首要弱点。
随着NPU等新功用的加入，AMD需要更稳定、低开销的带宽来毗连内存和CCD，在Strix Halo APU中，AMD已经对停止了大改良，这能够预示着Zen 6处置器的未来成长偏向。
具体来说，AMD经过RDL（重散布层）在芯片间铺设了很多短而细的并行线缆，这些线缆位于芯片下方的“中介层”中。

经过台积电InFO-oS（集成扇出基板）技术，将线缆铺设在硅芯片和有机基板之间，使得CPU架构可以经过宽并行端口停止通讯。
High Yield经过观察Strix Halo的芯片设想发现了这一新方式，Strix Halo的芯片上有一个矩形的小垫片地区，这是InFO-oS的典范表示形式，而原本的大“SERDES”模块已被移除。
这类新的D2D互连方式明显下降了功耗和提早，由于不再需要串行化息争串行化进程，更重要的是，经过增加CPU架构中的端口数目，整体带宽获得了明显提升。
不外这类方式也带来了设想上的复杂性，特别是在多层RDL的设想中，以及需要改变布线优先级，由于芯片下方的空间被用于扇出布线。